(19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-189434 (P2001-189434A)

(43)公開日 平成13年7月10日(2001.7.10)

(51) Int.Cl.7

識別記号

FΙ

テーマコート*(参考)

HO1L 27/108 21/8242 H01L 27/10

621C 5F083

審査請求 未請求 請求項の数10 OL (全 19 頁)

(21)出願番号

(22)出顧日

特關平11-374722

平成11年12月28日(1999.12.28)

(71) 出窟人 000005223

宫士通株式会社

神奈川県川崎市中原区上小田中4丁目1番

1号

(72)発明者 中村 俊二

神奈川県川崎市中原区上小田中4丁目1番

1号 富士通株式会社内

(74)代理人 100091340

弁理士 高橋 敬四郎

Fターム(参考) 5F083 AD24 AD48 AD49 GA28 JA38

JA40 KA05 LA12 LA21 MA02 MAD6 MA17 MA20 NAD1 PRO7


PR39 PR40

(54) 【発明の名称】 半導体装置とその製造方法

(57)【要約】

【課題】 少ないマスク枚数で深さにより異なる断面形 状を有する開口を形成することのできる半導体装置の製 造方法を提供する。

【解決手段】 半導体装置の製造方法は、(a) 半導体 基板上に層間絶縁層を形成する工程と、(b)前記層間絶 縁層上に第1の方向に平行な複数のストライプ状パター ンを有する第1のマスクを形成し、前記層間絶縁層の表 面より第1の中間深さに達する溝部をエッチングするエ 程と、(c)前記層間絶縁層上に第1の方向に交差する第 2の方向に平行な複数のストライプ状パターンを有する 第2のマスクを形成し、前記第2のマスクに覆われてい ない溝部において前記層間絶縁層の残りの厚さをエッチ ングして開口を形成すると共に、溝部以外の領域で表面 より第2の中間深さに達する第2の溝部をエッチングす る工程とを含む。



【特許請求の範囲】

【請求項1】 半導体基板と、

前記半導体基板上に形成され、第1種および第2種の接 続表面を有する下部構造と、

前記下部構造上に形成された層間絶縁層と、

前記層間絶縁層の表面より中間深さに達し、前記第1種 の接続表面上方に延在する底面を有する溝部と、

前記溝部内に形成された第1種の配線と、

前記溝部の底面から前記層間絶縁層の残りの厚さを貫通 し、前記第1種の接続表面に達する第1種の開口と、 前記第1種の開口中に形成された第1種の導電部材と、 前記層間絶縁層の表面および前記第1種の配線上におい て、前記第2種の接続表面に対応する位置に開口を画定 するように形成され、前記層間絶縁層と同一表面を形成 するマスク層と、

前記マスク層の開口から前記第2種の接続表面に達する 第2種の開口と、

前記第2種の開口中に形成された第2種の導電性部材と を有する半導体装置。

【請求項2】 前記第1種の開口の深さと前記マスク層 の厚さとがほぼ同一である請求項1記載の半導体装置。

【請求項3】 前記層問絶縁層がエッチング特性の異な る複数の絶縁層の積層を含み、前記溝部の底面がエッチ ング特性の異なる絶縁層の界面で形成されている請求項 1または2記載の半導体装置。

【請求項4】 さらに、前記下部構造が、

前記半導体基板表面に確定された多数の素子領域と、 前記半導体基板上において前記素子領域を横断して形成 され、前記素子領域内にソース/ドレイン領域を画定す る絶縁ゲート電極構造と、

前記絶縁ゲート電極構造を覆って前記半導体基板上に形 成された絶縁膜と、

前記絶縁膜を貫通して形成され、その上面が前記第1種 および第2種の接続表面を画定する第1種および第2種 の接続プラグとを含み、前記第1種および第2種の接続 プラグが前記ソース/ドレイン領域の一方および他方に 接続され、さらに前記第2種の導電性部材に接続された キャパシタを有し、メモリを構成する請求項1~3のい ずれか1項記載の半導体装置。

【請求項5】 複数の活性領域を有する半導体基板と、 前記活性領域を横断し、1方向に延在する複数のワード 線と、

前記ワード線を覆う層間絶縁膜と、

前記層間絶縁膜上に形成され、前記ワード線に交差する 方向に延在する複数のビット線と、

前記層間絶縁膜上の隣接するビット線間に形成され、細 長い平面形状を有し、長辺が前記ビット線に対して傾い た方向に配置されたキャパシタとを有する半導体装置。

【請求項6】 複数の活性領域を有する半導体基板と、 前記活性領域を横断し、1方向に延在する複数のワード 50 その製造方法に関し、特に多層配線構造を有する半導体

2

線と、 前記ワード線を覆う層間絶縁膜と、

前記層間絶縁膜上に形成され、前記ワード線に交差する 方向に延在する複数のビット線と、

前記層間絶縁膜上の隣接するピット線間に形成され、細 長い平面形状を有し、前記基板表面に垂直で前記ピット 線に対して平行な面内で、垂直方向から傾いた側面を有 するキャパシタとを有する半導体装置。

【請求項7】 (a)半導体基板上に層間絶縁層を形成す 10 る工程と、

(b) 前記層間絶縁屬上に第1の方向に平行な複数のスト ライプ状パターンを有する第1のマスクを形成し、前記 層間絶縁層の表面より第1の中間深さに達する溝部をエ ッチングする工程と、

(c)前記層間絶縁層上に第1の方向と交差する第2の方 向に平行な複数のストライプ状パターンを有する第2の マスクを形成し、前記第2のマスクに覆われていない溝 部において前記層間絶縁層の残りの厚さをエッチングし て開口を形成すると共に、溝部以外の領域で表面より第 20 2の中間深さに達する第2の溝部をエッチングする工程 とを含む半導体装置の製造方法。

【請求項8】 前記工程(a)がエッチストッパ膜を含む 層間絶縁層を形成する工程であり、前記工程(b)がエッ チストッパ膜までをエッチングする工程である請求項7 記載の半導体装置の製造方法。

【請求項9】 さらに、

(d)前記工程(c)の後、前記第2のマスクを後退させる工 程を含む請求項7または8記載の半導体装置の製造方

30 【請求項10】 さらに、

(e) 前記開口を埋め、前記溝部の底面から前記第2の中 間深さまでを埋める第1種の配線を形成する工程と、

(f)前記第1の溝部の前記第1種の配線上、および前記 第2種の溝部を埋め、前記層間絶縁層と同一表面を形成 するマスク層を形成する工程と、

(g) 前記マスク層に覆われていない前記層間絶縁層を、 前記マスク層をマスクとしてエッチングし、孔を形成す る丁程と、

(h)前記層間絶縁層上に絶縁層を形成する工程と、

- 40 (i)前記絶縁層上に前記孔に対応する領域を内包する形 状の開口を有する第3のマスクを形成する工程と、
 - (j)前記第3のマスクを用い、前記絶縁層と前記層間絶 緑層をエッチングし、段差のある開口を形成する工程
 - (k) 前記段差のある開口内に導電層を形成する工程とを 有する請求項9記載の半導体装置の製造方法。

【発明の詳細な説明】

【発明の属する技術分野】本発明は、半導体装置および

装置とその製造方法に関する。

[0002]

【従来の技術】半導体集積回路装置の高集積化と共に、 多層配線の改良が進められている。狭い領域にコンタク トを形成するためには、セルフアラインドコンタクト (SAC) 技術も採用されている。半導体集積回路装置 の製造コストを低減する要求も強い。製造コストを下げ るためには、使用するマスク枚数を減らすことが有効で ある。

【0003】図23に、従来技術によるダイナミックラ ンダムアクセスメモリ(DRAM)の構成例を示す。図 23 (A) は、ビット線に平行な方向の縦断面図、図2 3 (B) は、ビット線に直交する方向の縦断面図であ

【0004】なお、図23 (A) におけるビット線11 1 a、図23 (B) における絶縁ゲート電極104は、 本来はこれらの断面図には現れず、後方に隠れるべき領 域である。構成の理解を容易にするため、併せて図示し

【0005】図23(A)に示すように、半導体基板の 20 8をその上に形成する。 p型領域101表面にはシャロートレンチアイソレーシ ョン(STI)領域102の酸化膜が埋め込まれてい る。STI領域102は、各活性領域を画定する。活性 領域表面上に、ゲート酸化膜104a、ゲート電極10 4 bが積層され、パターニングされてゲート電極が構成 される。なお、絶縁ゲート電極の上面および側面を覆う ように、窒化シリコン膜等のエッチストッパ膜を構成す ることもある。ゲート電極104bをマスクとし、露出 した活性領域上にn型不純物をイオン注入し、中央部に ビット線に接続されるソース/ドレイン領域103a、 ゲート電極の両側に蓄積チャパシタに接続される1対の ソース/ドレイン領域103bが形成される。ゲート電 極を覆って、第1の層間絶縁膜105が酸化シリコン等 により形成される。

【0006】第1の層間絶縁膜105上に、レジストパ ターン等を形成し、ソース/ドレイン領域103a、1 03bに対するコンタクト孔をエッチングにより形成す る。その後、多結晶シリコン等の導電材を堆積し、第1 の層間絶縁膜105上の導電材を除去することにより、 コンタクト孔内にのみ下部プラグ107,108を残 す。

【0007】その後、第1の層間絶縁膜上に酸化シリコ ン等の第2の層間絶縁膜109aを堆積する。この酸化 シリコン層109aにマスクを形成し、例えばビット線 を形成すべきトレンチを形成する。その後マスクを除去 し、さらにこのトレンチの底部において、コンタクトを 形成する領域に開口を有する別のマスクを形成する。こ の別のマスクを用いて、さらに第2の層間絶縁膜109 aをエッチングすることにより、ビット線用コンタクト 孔を形成する。その後、ビット線用コンタクト孔内にビ 50 【0016】

ット線コンタクト111b、ピット線用トレンチ内にビ ット線111aを形成する。これらの部材は異なる材料 で形成しても、同じ材料で形成してもよい。

【0008】さらに、ピット線111aを覆う第3の層 間絶縁膜109bを堆積する。なお、SAC技術を用い る場合はビット線111aの上面および側面をエッチス トッパとなる膜で覆う。

【0009】第3の層間絶縁膜109bの表面上にレジ スト層を形成し、蓄積電極用下部プラグ108の位置に 10 相当する領域に層間絶縁膜109a、109bを貫通す る開口を形成する。この開口内を、蓄積キャパシタコン タクト114で埋め込み、ソース/ドレイン領域103 bと電気的に接続された面を第3の層間絶縁膜109b 表面にまで導く。

【0010】その後、例えば酸化シリコン等の絶縁層1 13を形成し、蓄積電極を形成すべき領域の絶縁層11 3を除去し、蓄積電極116を堆積し、絶縁層113表 面上の蓄積電極層を除去する。さらに、蓄積電極の表面 をキャパシタ誘電体膜117で覆い、プレート電極11

【0011】図23 (B) は、図23 (A) と直交する 方向の断面構造を示す。1対のビット線111aの間 に、蓄積電極コンタクト114が形成されている。図2 3 (A) に示すように、蓄積電極コンタクト114の占 有面積を限定することにより、蓄積電極とビット線間の 寄生容量は低く抑えることができる。

【0012】しかしながら、図23に示す構造は、蓄積 電極116を作成するためのマスクと、蓄積電極コンタ クト114を作成するためのマスクとを必要とする。

30 【0013】図24は、1枚のマスクで蓄積電極と蓄積 電極コンタクトを作成する場合の構成を示す。

【0014】図24(A)は、ビット線111aに沿う 方向の断面図であり、図24 (B) は、ビット線111 aに直交する方法の断面図である。図24(A)、

(B) に示すように、本構成においては蓄積電極116 の断面形状がそのまま下方に延長され、蓄積電極コンタ クト114を形成している。従って、蓄積電極形成用マ スクと蓄積電極コンタクト形成用マスクを同一マスクで 共用することができ、マスク枚数を1枚減少させること 40 ができる。

【0015】しかしながら、図24(A)に示すよう に、蓄積電極コンタクト114が広い面積においてビッ ト線111aと平行に延在し、寄生容量が増大してしま う。特に、ビット線111aの側壁部に形成される絶縁 膜109cを誘電率の高い窒化シリコン等で形成する と、寄生容量の増大が著しい。この部分を、酸化シリコ ンで形成した場合には、エッチングの選択性が無くなる ため、蓄積電極コンタクトとビット線間のショートが生 じ易くなる。

【発明が解決しようとする課題】深さ方向に連続する が、断面形状の異なる孔を形成しようとすると、通常2 枚のマスクを必要とする。1枚のマスクを用いて孔を形 成する場合には、孔の断面形状を制御するのが困難であ る。マスク枚数を増加すると、製造コストを低減するこ とが難しく、マスク枚数を低減すると、所望の電気的特 性が得難くなる。

【0017】本発明の目的は、少ないマスク枚数で所望 の電気的特性を実現することのできる半導体装置の製造 方法を提供することである。

【0018】本発明の他の目的は、少ないマスク枚数で 深さにより異なる断面形状を有する開口を形成すること のできる半導体装置の製造方法を提供することである。

【0019】本発明の他の目的は、少ないマスク枚数で 寄生容量の小さい半導体装置を製造する方法を提供する ことである。

【0020】本発明のさらに他の目的は、少ないマスク 枚数で製造することのできる、寄生容量の小さい半導体 装置を提供することである。

[0021]

【課題を解決するための手段】本発明の1観点によれ ば、半導体基板と、前記半導体基板上に形成され、第1 種および第2種の接続表面を有する下部構造と、前記下 部構造上に形成された層間絶縁層と、前記層間絶縁層の 表面より中間深さに達し、前記第1種の接続表面上方に 延在する底面を有する溝部と、前記溝部内に形成された 第1種の配線と、前記溝部の底面から前記層間絶縁層の 残りの厚さを貫通し、前記第1種の接続表面に達する第 1種の開口と、前記第1種の開口中に形成された第1種 の導電部材と、前記層間絶縁層の表面および前記第1種 の配線上において、前記第2種の接続表面に対応する位 置に開口を画定するように形成され、前記層間絶縁層と 同一表面を形成するマスク層と、前記マスク層の開口か ら前記第2種の接続表面に達する第2種の開口と、前記 第2種の開口中に形成された第2種の導電性部材とを有 する半導体装置が提供される。

【0022】本発明の他の観点によれば、(a)半導体 基板上に層間絶縁層を形成する工程と、(b)前記層間絶 緑層上に第1の方向に平行な複数のストライプ状パター 面より第1の中間深さに達する溝部をエッチングする工 程と、(c)前記層間絶縁層上に第1の方向と交差する第 2の方向に平行な複数のストライプ状パターンを有する 第2のマスクを形成し、前記第2のマスクに覆われてい ない溝部において前記層間絶縁層の残りの厚さをエッチ ングして開口を形成すると共に、溝部以外の領域で表面 より第2の中間深さに達する第2の溝部をエッチングす る工程とを含む半導体装置の製造方法が提供される。

[0023]

6

1基本概念を概略的に示す。

【0024】図1(A)に示すように、下地層ULIの 上に第1のホトレジストパターンPR1を形成する。ホ トレジストパターンPR1は、図中水平方向で例示する ように1方向に延在した複数のストライプが平行に配列 されているパターンである。このホトレジストパターン PR1を用い、下地層UL1をエッチングする。

【0025】図1(B)は、エッチングされた下地層U L1の断面形状を概略的に示す。下地層UL1は、他の 10 下地層UL2の上に積層されている。以下、必要に応じ て、下地層UL1を第1の下地層、下地層UL2を第2 の下地層と呼ぶ。ホトレジストパターンPR1に覆われ ていた部分はエッチングされず元の厚さのまま残る。ホ トレジストパターンPR1に覆われず、露出されていた 領域はエッチングされ、溝部G1を形成する。

【0026】図1(A)に示すホトレジストパターンP R1を用いて下地層UL1の厚さの一部をエッチングし た後、ホトレジストパターンPR1を除去し、他のホト レジストパターンPR2を形成する。

20 【0027】図1 (C) は、他のホトレジストパターン PR2の形状を概略的に示す。他のホトレジストパター ンPR2は、図中縦方向で例示するように、第1のホト レジストパターンPR1のストライプと交差する方向に 延在するストライプ状のパターンを複数含む。下地層U L1は既にホトレジストパターンPR1を用いたエッチ ングにより段差が形成されている。この段差を横断する ように他のホトレジストパターンPR2が形成される。 ホトレジストパターンPR2をマスクとし、第1の下地 層UL1のエッチングをさらに行ない、溝部G1内の開 30 口部で第2の下地層UL2を露出させる。

【0028】溝部の開口内で第2の下地層UL2が露出 した時、第1のホトレジストパターンPR1を用いたエ ッチングにおいてはエッチされなかった領域は未だ第1 の下地層UL1が残っている。

【0029】ホトレジストパターンPR1およびPR2 の両開口部に露出されていた領域において第2の下地層 UL2が露出した時、第1のホトレジストパターンまた は第2のホトレジストパターンPR2によって覆われて いた領域は、第1の下地層UL1の所定の深さまでエッ ンを有する第1のマスクを形成し、前記層間絶縁層の表 40 チングされる。第1および第2のホトレジストパターン PR1、PR2によって覆われていた領域は、エッチン グされず、第1の下地層UL1が元の厚さのまま残って いる。

【0030】図中、ID-IDに沿う断面図を図1

(D) に示し、線IE-IEに沿う断面図を図1 (E) に示し、同様線IF-IFに沿う断面図を図1 (F) に 示し、線IG-IGに沿う断面図を図1(G)に示す。 なお、図に示した構成においては、最初のエッチング深 さが次のエッチング深さよりも深い場合を示している。

【発明の実施の形態】図1 (A) ~ (I) は、本発明の 50 【0031】図1 (D)、(E) に示すように、縦方向

7

の断面においては、第1の下地層UL1が薄く残った溝部G1a(図1(D))と第1の下地層UL1が完全に除去された溝部G1b(図1(E))とが現れる。

【0032】また、第1のエッチングよってエッチングされなかった領域は、図1(F)に示すように、浅い溝 G2aが形成される。第1のエッチングによってエッチされた領域には、図1(G)に示すように、底面で第2の下地層UL2が露出する浅い溝G2bが形成される。

【0033】すなわち、図1(H)に示すように、基板表面の領域は、第1の下地層UL1が全くエッチングされていない領域H1、第1の下地層UL1が浅くエッチングされた領域H2、第1の下地層UL1が深くエッチングされているが、完全にはエッチングされていない領域L1、第1の下地層UL1が完全にエッチングされた領域L2の4種類の厚さを有する領域に分類される。

【0034】図1 (I) は、これらの高さH1、H2、L1、L2の関係を、第1の下地層の厚さd1、d2、d3と共に示す。このように、4種類の厚さの領域を形成することにより、これらの領域を用いて配線および接続孔を好適に形成することができる。

【0035】以下、DRAMの製造工程を例にとって説明する。

【0036】図2(A)は、半導体基板SUBの表面にシャロートレンチアイソレーション(STI)領域2を形成し、活性領域ARを画定した状態を示す。活性領域ARは、図中に横(行方向)に細長い形状を有し、1行ごとにたがいちがいに位置をずらせるように配置されている。縦(列方向)に隣接する活性領域AR間に行方向に延在する領域が残る。この領域がビット線を配置する領域となる。活性領域ARを横断するように基板上に縦方向に絶縁ゲート電極を兼ねるワード線WLが図示のように形成される。1つの活性領域ARの上に2本のワード線WLが配置され、各活性領域内の中央と両端にソース/ドレイン領域を画定する。ワード線WLをマスクとして、ソース/ドレイン領域に対する不純物添加をイオン注入等によって行なった後、ワード線WLを覆う第1の層間絶縁膜が形成される。

【0037】SAC工程を用いる場合は、ワード線WLの上面および側面をエッチストッパとなる膜で覆った後層間絶縁膜が形成される。例えば、層間絶縁膜がシリコン酸化膜の場合、エッチストッパとして窒化シリコン膜が用いられる。

【0038】図2(B)に示すように、第1の層間絶縁膜にコンタクト用開口OP1、OP2が形成される。これらのコンタクト用開口内を埋め込むように多結晶シリコン等の導電材が堆積され、第1の層間絶縁膜上に堆積した導電材を除去し、開口内にのみ下部プラグ7、8を残す。

【0039】なお、ワード線WLの表面がエッチストッターンPR2は、下部プラグ7よりも幅広の開口部を画パ膜で覆われている場合、下部プラグ7、8形成用の開 50 定し、下部プラグ8よりも幅広のストライプ状パターン

8

口はSAC工程により行なうことができる。

面を以下の図面において(D)で示す。

【0040】なお、図中ビット線が配置される領域に沿う水平方向のXA-XA線に沿う断面を以下の図面における(A)で示し、活性領域ARのほぼ中央部を行方向に通るXB-XB線に沿う断面を以下の図面において(B)で示し、下部プラグ7のほぼ中央を通る列方向XC-XC線に沿う断面図を以下の図面において(C)で示し、下部プラグ8を通る縦方向XD-XD線に沿う断

10 【0041】図3(A)、(B)、(C)、(D)に示すように、下部プラグ7、8を埋め込んだ第1の層間絶縁膜5の上に酸化シリコン等の第2の層間絶縁膜9を形成し、その上に第1のホトレジストパターンPR1を形成する

【0042】図5(A)は、第1のホトレジストパターンPR1の形状を概略的に示す。第1のホトレジストパターンPR1は、横方向に延在したストライプ状パターンが縦方向に周期的に配置された形状を有する。

【0043】ホトレジストパターンPR1を用いて第2 20 の層間絶縁膜9を途中の深さまでエッチングする。 溝内 に残る第2の層間絶縁膜9の厚さは、後に形成するエッ チストッパ膜の厚さに対応して選択される。

【0044】図3(A)、(B)、(C)、(D)は、図2(B)に示す各線XA-XA線、XB-XB線、XC-XC線、XD-XD線に沿う断面図である。

【0046】第1の層間絶縁膜5の表面上には第2の層間絶縁膜9が形成され、ホトレジストパターンPR1をマスクとしたエッチングにより、図3(A)に示すようにビットライン用溝BLGが形成されている。なお、ビットライン用溝BLGは、図3(A)、(C)に示すように、一定間隔で第1の層間絶縁膜5を貫通する下部プラグ7の上方に配置されている。

【0047】下部プラグ8は、図3(B)、(D)に示40 すように、厚い第2の層間絶縁膜9で覆われている。このようにして、図2(A)、(B)における水平(行)方向に沿ったビット線用溝BLGが形成される。その後、第1のホトレジストパターンPR1は除去する。

【0048】図4(A)、(B)、(C)、(D)に示すように、第2の層間絶縁膜9の上に第2のホトレジストパターンPR2を形成する。

【0049】図5(B)は、第2のホトレジストパターンPR2の形状を概略的に示す。第2のホトレジストパターンPR2は、下部プラグ7よりも幅広の開口部を画家し、下部プラグ8トりも幅広のストライプ状パターン

が横方向に周期的に配置された形状を有する。

【0050】図4(A)、(B)、(C)、(D)は、 第2のホトレジストパターンPR2を用いて、第2の層 間絶縁膜9をさらにエッチングした状態を示す。第2の ホトレジストパターンPR2は、図2(A)、(B)に おける縦方向に沿ったストライプ(ワード線)上に配置 されている。ピットレイン用溝の部分では、図4(A) に示すように第2のホトレジストパターンPR2の厚さ は厚く、ビットライン用溝BLG間の領域においては図 4 (B) に示すように第2のホトレジストパターンPR 10 2がCMP等により除去される。 2の厚さは小さくなる。

【0051】第2のホトレジストパターンPR2をマス クとし、ピットライン用溝BLGの下部で第2の層間絶 縁膜9が無くなるまでエッチングを行なう。この時、第 2のホトレジストパターンPR2に覆われていない領域 においては、図4 (B) に示すように第2の層間絶縁膜 9が1部エッチングされる。このエッチング深さは、ほ ばビットライン用溝BLG下に残っていた第2の層間絶 縁膜9の厚さにほぼ等しい。

【0052】なお、オーバーエッチングを行なう場合、 図4 (B) の凹部の深さは第2の層間絶縁膜9の残部の 厚さよりも深くなるが、本明細書においてはこのような 場合も含め、ほぼ等しい厚さと呼ぶ。

【0053】図4(C)、(D)に示す縦方向のXC-XC線、XD-XD線に沿う断面においては、第2のホ トレジストパターンPR2に覆われていない領域では、 ビットライン用コンタクト孔BLCが各下部プラグ7中 央部に形成され、第2のホトレジストパターンPR2に 覆われている領域においてはビットライン用溝BLGを 形成した第2の層間絶縁膜9が元の形状を保つ。

【0054】なお、ピットライン用溝BLGに沿った方 向においては、図4(A)に示すように、ビットライン 用コンタクト孔BLCの幅は下部プラグ7の幅よりも大

【0055】その後、第2のホトレジストパターンPR 2を除去する。

【0056】図6(A)、(B)、(C)、(D) に示 すように、基板全面に窒化シリコン膜等のエッチストッ パ膜を堆積し、エッチバックして平坦面上のエッチスト ッパ膜を除去し、段差部の側壁にのみエッチストッパ膜 40 8を形成する。 10を残す。その後、基板全面に薄いTi層(50Å 厚)およびTiN層(100Å厚)と厚いW層を堆積 し、先ず第2の層間絶縁膜上面までエッチバック、化学 機械研磨(CMP)等により除去し、さらに浅い溝内の W層を除去するようにエッチバックを行なう。

【0057】ビットライン用コンタクト孔BLCおよび ビットライン用溝BLにはWで形成されたビットライン 11が形成される。ピットライン11の上面は第2の層 間絶縁膜表面からさらに下に掘り下げられており、第2 の層間絶縁膜9表面部の浅い溝部からはTi層、TiN 50 【0067】本実施例の用いるホトレジストパターン

10

層、W層が除去されている。なお、上述のように、ピッ トラインは、通常多層の導電体膜で形成されるが、単層 で形成することもできる。

【0058】図6(D)に示すように、ピット線11の 上部には浅い空間が形成される。

【0059】図7(A)、(B)、(C)、(D)に示 すように、第2の層間絶縁膜9上部の浅い溝を埋め戻す ように窒化シリコン等のエッチストッパ膜12が堆積さ れ、第2の層間絶縁膜9最上面上のエッチストッパ膜1

【0060】図7(A)、(C)、(D)に示すよう に、ビット線11の上面はエッチストッパ膜12によっ て覆われる。

【0061】図7(B)、(D)に示すように、ピット 線11間の領域において、下部プラグ8に対応する領域 には、第2の層間絶縁膜9の最上面が露出される。この 第2の層間絶縁膜9が露出している領域は、周囲をエッ チスットパ膜10、12で囲まれた形状となる。

【0062】図8(A)、(B)、(C)、(D)に示 20 すように、エッチストッパ膜12をマスクとし、露出し ている第2の層間絶縁膜9の異方性エッチングを行な う。第2の層間絶縁膜9が異方的にエッチングされ、下 部プラグ8を露出する蓄積ノード開口SNCが形成され る。この蓄積ノード開口SNCは、ピットラインコンタ クト領域を画定するためのマスクを利用して形成するこ とができ、別個のマスクを必要としない。

【0063】図9(A)、(B)、(C)、(D) に示 すように、形成した蓄積ノード用開口SNC内に蓄積電 極用プラグ14を形成する。例えば、基板全面上に多結 30 晶シリコン層を堆積し、СMPなどによりエッチストッ パ膜12よりも上の多結晶シリコン層を除去することに より蓄積電極用プラグ14が残される。

【0064】その後、公知の方法により蓄積電極用プラ グ14の上に蓄積キャパシタを形成する。例えば、酸化 シリコン等の犠牲膜を先ず形成し、蓄積電極用の開口を 形成する。この蓄積電極用開口内に蓄積電極16を例え ばRu膜の堆積により形成する。犠牲膜上面上の蓄積電 極膜を除去した後、犠牲膜を除去し、全面にキャパシタ 誘電体膜17を形成し、さらにその上にプレート電極1

【0065】このようにして、各蓄積電極用プラグ14 の上に蓄積キャパシタが形成される。なお、蓄積電極で 開口を埋め戻した後、犠牲膜を除去すれば、図示のシリ ンダ型蓄積電極に代えてピラー型蓄積電極を得ることが できる。

【0066】なお、図8のエッチング工程を省略し、蓄 積電極用開口と同時に図8に対応するエッチングを行な い、蓄積電極と同時に蓄積電極用プラグを形成してもよ

は、図5(A)、(B)に示すような単純な形状のもの で良い。交差する2方向に深い溝と浅い溝を形成するこ とにより、深い溝と浅い溝の重なる部分で接続用開口を 形成する。ビット線を埋め込んだ後、浅い溝に対応する 深さまでビット線上面を下げる。エッチングされなかっ た表面よりも凹んだ部分にエッチストッパ膜を埋め込

【0068】このようにして、自動的に第1および第2 のホトレジストマスクPR1、PR2で覆われていた領 2の層間絶縁膜をエッチすることにより、蓄積キャパシ タ用の下部プラグの上面 (接続表面)を露出することが できる。

【0069】本実施例においては、図3に示すエッチン グの深さをエッチング時間などにより制御し、第2の層 間絶縁膜がエッチされ終わる前にエッチングを停止する ことが必要である。

【0070】また、図5(B)の平面図から分かるよう に、ビット線用コンタクトの幅とその後形成される蓄積 を増加させると他方が減少する関係にある。ビット線コ ンタクト用孔を狭くしようとすると、蓄積ノード用コン タクト孔が広くなってしまう。すると、ビット線と蓄積 キャパシタ間の寄生容量が増大することになる。

【0071】図10~図12は、DRAM装置の他の製 造方法を示す。

【0072】図10(A)、(B)、(C)、(D) は、第1の実施例の図3に対応する工程を示す。

【0073】本実施例においては、第2の層間絶縁膜9 を単一層で形成する代わりに、エッチング特性の異なる 複数の層で形成している。図示の場合、第2の層間絶縁 膜は酸化シリコン層9a、窒化シリコン層9b、酸化シ リコン層の3層が積層された構造である。上側の酸化シ リコン膜9 c が主となる層間絶縁膜である。中間の窒化 シリコン層9bは、エッチストッパとしての機能を果た せばよく、その厚さは薄く選択される。下側の酸化シリ コン層9 aは、ビット線111aと下部プラグ8との間 の絶縁膜に対応し、第2の層間絶縁膜上部に形成される 段差を調整するための厚さを有する。

【0074】図10に示すエッチング工程は、窒化シリ コン層9bをエッチストッパ膜として利用して行なわれ る。従って、エッチングは窒化シリコン層9b表面で自 動的に停止する。このため、エッチング深さの制御が容 易になる。

【0075】図11(A)、(B)、(C)、(D)に 示すように、基板上面上に第2のホトレジストパターン PR2を形成する。この第2のホトレジストパターンP R2をマスクとし、露出した窒化シリコン層9b、その 下の酸化シリコン層9 aのエッチングを行なう。この 時、第2のホトレジストパターンPR2に覆われていな 50 部に窒化シリコン等のエッチストッパ膜12を埋め込

12

い第2の層間絶縁膜の上層表面には浅い溝が形成され る。この工程は、図4に示した工程に対応する。

【0076】図12(A)、(B)、(C)、(D) に 示すように、ピット線用溝BLG側壁上にエッチストッ パ膜10を形成し、エッチバックして平坦面上のエッチ ストッパ膜を除去し、段差部の側壁にのみエッチストッ パ膜10を残した後、ピット線11を形成し、その上面 を第2の層間絶縁膜の浅い溝の底面が現れるように掘り 下げる。その後、窒化シリコン層等のエッチストッパ膜 域の第2の層間絶縁膜表面を露出する。この露出した第 10 12を堆積し、СМРなどを行なうことにより第2の層 間絶縁膜9cの最上面を露出させる。この工程は、図7 までの工程に対応する。その後第1の実施例と同様の工 程を行なうことにより、蓄積キャパシタを形成する。

> 【0077】本実施例によれば、第2の層間絶縁膜をエ ッチストッパ膜を含む積層構造としたため、ビット線形 成用溝のエッチングが自動停止し、エッチングの制御は 容易になる。しかしながら、ピット線コンタクト孔と蓄 積電極接続用開口の幅との関係は前述の実施例と同様で

キャパシタ用コンタクト孔の幅とが相関しており、一方 20 【0078】図13~19は、ビットコンタクト孔の幅 と、蓄積キャパシタコンタクト用孔の幅を独立に選択す ることのできる実施例を示す。

> 【0079】図13(A)、(B)、(C)、(D) に 示すように、第2の実施例同様の積層構造を有する第2 の層間絶縁膜を用い、ビット線用溝を形成した後、第1 のホトレジストパターンPR1を除去し、第2のホトレ ジストパターンをPR2を作成する。ここで、第2のホ トレジストパターンPR2は、ビット線コンタクト孔を 形成する領域の幅と等しい幅のストライプ状閉口を有す 30 る。この第2のホトレジストパターンPR2をマスクと して用い、窒化シリコン層9b、酸化シリコン層9aの エッチングを行ない、ビット線コンタクト用下部プラグ 7の表面を露出させる。この時、図13(B)、(C) に示すように、ビット線用溝以外の領域で第2のホトレ ジストパターンPR2により覆われていない領域も、窒 化シリコン層9b、酸化シリコン層9aの厚さの和に対 応する深さエッチングされることは前述の実施例と同様 である。

> 【0080】図14(A)、(B)、C)、(D)に示 40 すように、ビット線コンタクト用下部プラグ8の表面が 露出した後、第2のホトレジストパターンPR2aをア ッシング等により横方向に後退させる。第2のホトレジ ストパターンPR2が横方向に後退し、新たなレジスト パターンPR2aとなる。残るホトレジストパターンP R2aの幅は、蓄積キャパシタ用コンタクト孔に対応す る寸法とする。

【0081】図15(A)、(B)、(C)、(d) に 示すように、前述の実施例同様ピット線11を形成し、 その上面を第2の層間絶縁最上面より掘り下げた後、凹

【0082】図16(A)、(B)、(C)、(D) に 示すように、エッチストッパ層12及び露出している酸 化シリコン層 9 c の上面上に厚い酸化シリコン層等の絶 緑層13を形成する。絶縁層13の上に蓄積電極用開口 を有するレジストパターンを形成し、絶縁層13の異方 的エッチングを行なう。絶縁層13中に、蓄積電極の形 状にならった開口が形成される。なお、図示の状態にお いては、エッチストッパ層12の表面が露出した段階を 示している。

[0083]図17(A)、(B)、(C)、(D) に 示すように、さらに連続してエッチングを行なうと、エ ッチストッパ層12が露出した領域においてはエッチン グが抑制されるが、酸化シリコン層9cが露出した領域 においてはエッチングが連続して行なわれる。

【0084】なお、薄い窒化シリコン層9bが露出した 状態において一旦エッチングは停止するが、窒化シリコ ン層をエッチングできるエッチングを行なうことによ り、窒化シリコン層9 bはエッチングされる。この時、 比較的厚いエッチストッパ層12もわずかにエッチング 20 【0091】図21 (A)、(B)、(C)、(D) されるが、その大部分は残る。続いて、酸化シリコン層 9 aのエッチングを行ない、蓄積電極用下部プラグ8の 上面を露出させる。

【0085】図18(A)、(B)、(C)、(D)に 示すように、蓄積電極用開口が形成された基板上に、蓄 積電極として例えばRu層(あるいはTiN、WN、 W、SRO…等の層)の積層からなる蓄積電極16を成 膜する。この蓄積電極16の成膜において、蓄積電極用 下部プラグ8の上に形成された開口も埋め戻される。そ の後、絶縁層13上面上に堆積した蓄積電極層は、CM Pなどにより除去する。なお、蓄積電極16の電極材は 後に形成されるキャパシタ誘電体膜との相性を考えて相 応しいものが選択される。

【0086】図19(A)、(B)、(C)、(D) に 示すように、蓄積電極表面を覆うようにキャパシタ誘電 体膜17を堆積した後、プレート電極18を形成する。 このようにして、DRAM装置のメモリ構造が形成され る。なお、前記CMPの後に絶縁層13をすべて除去 し、その後キャパシタ誘電体膜17を堆積、プレート電 極18を形成してシリンダ型のキャパシタ構造としても よい。さらに、蓄積電極16を蓄積電極用開口を埋める ように形成し、CMP後、シリンダ型の場合と同様の工 程を行い、ピラー型キャパシタ構造としてもよい。

【0087】第3の実施例のおいては、ビット線コンタ クト用開口を形成した後、レジストパターンを後退させ ることにより蓄積電極用開口の寸法を調整した。同様の 効果を他の方法により実現することもできる。レジスト 層は、厚さに分布がある場合、露光される領域に差が生 じる。この点を有効に利用してピット線用開口と蓄積電 極用開口の寸法を調整することができる。

14

【0088】図20は、第2のホトレジストパターンP R2をレジスト層の厚さの差により露光パターンに差が 出るように処理した場合を示す。ビット線用溝BLGは 深く掘り下げられており、その上に形成されるレジスト パターンは厚くなる。ビット線用溝間に形成されたレジ スト層は、層間絶縁膜が厚いため、その厚さが薄くな

【0089】ポジ型レジストを用いて第2のホトレジス トパターンPR2を露光すると、深いビット線溝BLG 10 においては露光、現像される領域幅が狭くなり、絶縁層 が厚く、その上のレジスト層が薄い領域においては、露 光される領域の幅が広くなる。従って、ビット線用開口 を幅狭く形成し、かつ蓄積電極用コンタクト孔のパター ンも幅狭くすることができる。なお、レジスト厚による 露光領域幅の変化 (第3の実施例) とレジスト幅の後退 (第2の実施例)とを組み合わせることもできる。

【0090】蓄積電極とビット線間の寄生容量は、その 対向面積を減少させることによって減少させることがで

は、蓄積電極の平面形状をビット線に対し傾けることに より、ビット線と蓄積電極との間に発生する容量を減少 させる実施例を示す。これらの構成においては、図24 に示した実施例同様、蓄積電極用パターンを有するマス クを用い、連続した工程で蓄積電極用コンタクトも作成 するものとする。

【0092】図21 (A) においては、基板上に複数の ワード線WLが縦方向に延在し、その上部にビット線B Lが横方向に延在した構成とする。ワード線WL、ビッ 30 ト線BLは、共にエッチストッパ膜によりその上面、側 面を覆われているものとする。蓄積キャパシタSCは、 図に示すように平面形状が矩形であり、ピット線BL、 ワード線WLに対し左下がりの傾いた方向に配置され る。蓄積キャパシタSCの長辺がビット線BLと平行に 配置されると、その全長が容量の形成に寄与するが、図 示のように斜めに配置した場合、ビット線BLと対向す る蓄積容量SCはその対向面積が減少している。ビット 線BL上に配置される蓄積キャパシタSCは、その間に 厚い絶縁膜を介在させれば、寄生容量増加に大きな影響 40 は与えない。

【0093】図21 (B) は、蓄積容量SCを行方向に 沿って交互に右下がり、左下がりの形状に配置した場合 を示す。蓄積容量SCが、ビット線BLに対し斜めに配 置されている点に関しては、図21(A)と同様であ

【0094】図21 (C) は、蓄積容量の平面形状を長 方形から山形(シェブロン型)に変更した場合を示す。

この場合も、山型の頂上側においては蓄積容量とビッ ト線の対向する面積が大幅に減少し、全体としての寄生 50 容量を減少させることができる。

【0095】図21(D)は、山型の向きを行方向に沿 って交互に上向き、下向きに配置した場合を示す。この 場合も、山型の頂上側において蓄積容量がビット線と対 向する面積は減少し、寄生容量は減少する。

【0096】図22 (A)、(B)は、蓄積電極の下部 にテーパーを持たせた構成を示す。(A)は長方向の断 面形状を示し、(B) は短辺方向の断面形状を示す。ビ ット線BLに平行な方向で、蓄積電極16の形状は次第 にビット線方向の幅(長辺方向の幅)を減少させ、一 ることなく、下部プラグ8に到達する。蓄積電極16が その下部に長辺方向にのみテーパーを有するため、下部 プラグ8に対しては必要最小限の面積で接触し、上部で は必要な容量を形成するのに十分な幅を有することがで きる。

【0097】蓄積電極16がその幅を変化させないで下 部プラグ8まで到達する場合と比べ、ビット線BLと対 抗する蓄積電極領域の面積が減少し、寄生容量を減少さ せることができる。また、露光工程による位置合わせず れ等により目的とするプラグ以外の導電部材に接触し、 短絡等の事故を起こす危険性を減少することができる。 この点においては、位置合わせに余裕が生じる。なお、 蓄積電極の短方向にも長方向と同じ角度のテーパーを付 けると、狭い蓄積電極の短方向はさらに狭くなり、下部 プラグ8に対して十分な接触面積をとれなくなる。よっ て長辺方向にのみテーパーを付ける事が重要である。

【0098】なお、本実施ではビット線とワード線が直 角に交わる場合についても説明したが、DRAMの平面 レイアウトによってはビット線とワード線が斜めに交わ る場合もあるが、蓄積電極の一辺とビット線が相対的に 30 部材とを有する半導体装置。 傾いてくれば同様の効果を達成できる。

【0099】図22 (C)、(D)は、このようなテー パーを形成する製造方法の例を示す。

【0100】図22 (C) は、ビット線BLに平行な方 向の断面である。蓄積電極用開口のエッチングにおける イオン照射方向をビット線に平行な方向に沿ってスイン グさせることによりテーパーを形成する方法を示してい る。

【0101】絶縁層13をエッチングする段階において する。層間絶縁膜9が露出した後、イオンの入射方向を ビット線に平行な図の紙面内平面で左右に傾けて振るこ とにより、両方向からのイオンが照射される領域のエッ チング速度を高め、一方の方向からのみイオンが入射す る部分のエッチング速度を遅らせることができる。

【0102】イオンの入射方向の変更は、連続的にスイ ングしても良く、所定の2以上の角度からの照射を切り 替えて行なっても良い。また、上記方法では先に垂直な 側壁の開口を形成し、後にテーパーを形成する方法につ いて説明したが、逆にテーパーを持った開口を形成し、 16

次に垂直な方向のエッチングを行い、テーパー部を下方 ヘ平行移動するようにエッチングさせて結果的に同じ形 状の開口部を形成させてもよい。

【0 1 0 3】図2 2 (D) は、ピット線BLに直交する 方向の断面で見たイオンの入射角度を示す。イオンの入 射方向は、1方向にのみスイングされ、それに直交する 方法においてはスイングされない。従って、ビット線B し間の領域においては、ピット線BLに平行な垂直側面 がエッチされる。

方、ワード線方向の幅(短辺方向の幅)のほぼ減少させ 10 【0104】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。例えば種々 の変更、改良、組み合わせが可能なことは当業者に自明 であろう。

> 【0105】なお、本発明の特徴は以下の項目を含む。 [0106]

【項1】 半導体基板と、前記半導体基板上に形成さ れ、第1種および第2種の接続表面を有する下部構造 と、前記下部構造上に形成された層間絶縁層と、前記層 間絶縁層の表面より中間深さに達し、前記第1種の接続 20 表面上方に延在する底面を有する溝部と、前記溝部内に 形成された第1種の配線と、前記溝部の底面から前記層 間絶縁層の残りの厚さを貫通し、前記第1種の接続表面 に達する第1種の開口と、前記第1種の開口中に形成さ れた第1種の導電部材と、前記層間絶縁層の表面および 前記第1種の配線上において、前記第2種の接続表面に 対応する位置に開口を画定するように形成され、前記層 間絶縁層と同一表面を形成するマスク層と、前記マスク 層の開口から前記第2種の接続表面に達する第2種の開 口と、前記第2種の開口中に形成された第2種の導電性

[0107]

【項2】 前記第1種の開口の深さと前記マスク層の厚 さとがほぼ同一である項1記載の半導体装置。

[0108]

【項3】 前記層間絶縁層がエッチング特性の異なる複 数の絶縁層の積層を含み、前記溝部の底面がエッチング 特性の異なる絶縁層の界面で形成されている項1または 2 記載の半導体装置。

[0109]

は、プラスマはほぼ垂直に入射させ、垂直な側壁を形成 40 【項4】 さらに、前記下部構造が、前記半導体基板表 面に確定された多数の素子領域と、前記半導体基板上に おいて前記素子領域を横断して形成され、前記素子領域 内にソース/ドレイン領域を画定する絶縁ゲート電極構 造と、前記絶縁ゲート電極構造を覆って前記半導体基板 上に形成された絶縁膜と、前記絶縁膜を貫通して形成さ れ、その上面が前記第1種および第2種の接続表面を画 定する第1種および第2種の接続プラグとを含む項1~ 3のいずれかに記載の半導体装置。

[0110]

50 【項5】 前記第1種および第2種の接続プラグが前記

17

ソース/ドレイン領域の一方および他方に接続され、さ らに前記第2種の導電性部材に接続されたキャパシタを 有し、メモリを構成する項4記載の半導体装置。

[0111]

【項6】 前記キャパシタが、前記マスク層表面上に張 り出した部分を有する項5記載の半導体装置。

[0112]

【項7】 複数の活性領域を有する半導体基板と、前記 活性領域を横断し、1方向に延在する複数のワード線 と、前記ワード線を覆う層間絶縁膜と、前記層間絶縁膜 上に形成され、前記ワード線に交差する方向に延在する 複数のビット線と、前記層間絶縁膜上の隣接するビット 線間に形成され、細長い平面形状を有し、長辺が前記ビ ット線に対して傾いた方向に配置されたキャパシタとを 有する半導体装置。

[0 1 1 3]

【項8】 複数の活性領域を有する半導体基板と、前記 活性領域を横断し、1方向に延在する複数のワード線 と、前記ワード線を覆う層間絶縁膜と、前記層間絶縁膜 上に形成され、前記ワード線に交差する方向に延在する 複数のビット線と、前記層間絶縁膜上の隣接するビット 線間に形成され、細長い平面形状を有し、前記基板表面 に垂直で前記ビット線に対して平行な面内で、垂直方向 から傾いた側面を有するキャパシタとを有する半導体装 置。

[0114]

【項9】 (a) 半導体基板上に層間絶縁層を形成するエ 程と、(b)前記層間絶縁層上に第1の方向に平行な複数 のストライプ状パターンを有する第1のマスクを形成 し、前記層間絶縁層の表面より第1の中間深さに達する 30 【図4】 本発明の第1の実施例による半導体層値の製 溝部をエッチングする工程と、(c) 前記層間絶縁層上に 第1の方向と交差する第2の方向に平行な複数のストラ イプ状パターンを有する第2のマスクを形成し、前記第 2のマスクに覆われていない溝部において前記層間絶縁 層の残りの厚さをエッチングして開口を形成すると共 に、溝部以外の領域で表面より第2の中間深さに達する 第2の溝部をエッチングする工程とを含む半導体装置の 製造方法。

[0115]

【項10】前記工程(a)がエッチストッパ膜を含む層間 絶縁層を形成する工程であり、前記工程(b)がエッチス トッパ膜までをエッチングする工程である項9記載の半 導体装置の製造方法。

[0116]

【項11】 さらに、(d)前記工程(c)の後、前記第2の マスクを後退させる工程を含む項9または10記載の半 導体装置の製造方法。

[0117]

【項12】 さらに、(e)前記開口を埋め、前記溝部の

18

を形成する工程と、(f)前記第1の溝部の前記第1種の 配線上、および前記第2種の溝部を埋め、前記層間絶縁 層と同一表面を形成するマスク層を形成する工程と、 (g) 前記マスク層に覆われていない前記層間絶縁層を、 前記マスク層をマスクとしてエッチングし、孔を形成す る工程とを有する項9-11のいずれかに記載の半導体 装置の製造方法。

[0118]

【項13】 さらに、(h)前記層間絶縁層上に絶縁層を 10 形成する工程と、(i)前記絶縁層上に前記孔に対応する 領域を内包する形状の開口を有する第3のマスクを形成 する工程と、(i)前記第3のマスクを用い、前記絶縁層 と前記層間絶縁層をエッチングし、段差のある開口を形 成する工程と、(k)前記段差のある開口内に導電層を形 成する工程とを有する項12記載の半導体装置の製造方 法。

[0119]

【発明の効果】以上説明したように、本発明によれば、 少ないマスク枚数で多層構造を有する半導体装置を製造 20 することができる。DRAMにおいては、少ないマスク 枚数で製造でき、かつビット線と蓄積容量間の寄生容量 を減少させることができる。

【図面の簡単な説明】

【図1】 本発明の基本概念を説明するための上面図及 び断面図である。

【図2】 本発明の第1の実施例による半導体装置の製 造方法を説明するための平面図である。

【図3】 本発明の第1の実施例による半導体装置の製 造方法を説明するための断面図である。

造方法を説明するための断面図である。

本発明の第1の実施例による半導体層値の製 [図5] 造方法を説明するための平面図である。

本発明の第1の実施例による半導体装置の製 【図6】 造方法を説明するための断面図である。

【図7】 本発明の第1の実施例による半導体装置の製 造方法を説明するための断面図である。

【図8】 本発明の第1の実施例による半導体装置の製 造方法を説明するための断面図である。

40 【図9】 本発明の第1の実施例による半導体装置の製 造方法を説明するための断面図である。

【図10】 本発明の第2の実施例による半導体装置の 製造方法を説明するための断面図である。

【図11】 本発明の第2の実施例による半導体装置の 製造方法を説明するための断面図である。

【図12】 本発明の第2の実施例による半導体装置の 製造方法を説明するための断面図である。

【図13】 本発明の第3の実施例による半導体装置の 製造方法を説明するための断面図である。

底面から前記第2の中間深さまでを埋める第1種の配線 50 【図14】 本発明の第3の実施例による半導体装置の

20

3

19

製造方法を説明するための断面図である。

【図15】 本発明の第3の実施例による半導体装置の 製造方法を説明するための断面図である。

【図16】 本発明の第3の実施例による半導体装置の 製造方法を説明するための断面図である。

【図17】 本発明の第3の実施例による半導体装置の 製造方法を説明するための断面図である。

【図18】 本発明の第3の実施例による半導体装置の 製造方法を説明するための断面図である。

【図19】 本発明の第3の実施例による半導体装置の 10 製造方法を説明するための断面図である。

【図20】 本発明の他の実施例によるホトレジストパ ターンを示す平面図である。

【図21】 本発明の他の実施例による半導体メモリ装 置の蓄積電極の形状を示す平面図である。

【図22】 本発明の他の実施例による半導体メモリ装 置の構造及びその製造方法を示す断面図である。

【図23】 従来の技術の1例を示す断面図である。

【図24】 従来の技術の他の例を示す断面図である。 【符号の説明】

半導体基板(p型領域) 1

2 シャロートレンチアイソレーション(STI)

領域

ソース/ドレイン領域

ビット線接続ソース/ドレイン領域 3 a

キャパシタ接続ソース/ドレイン領域 3 b

4 絶縁ゲート電極構造

ゲート絶縁膜 4 a

ゲート電極 4 b

(第1の) 層間絶縁膜 5

7 ビット線用下部プラグ

蓄積容量用下部プラグ 8 9 (第2の) 層間絶縁膜

エッチストップ用サイドウォール

1 0

ピット線 1 1

エッチストッパ膜 1 2

1 3 絶縁膜

16 蓄積電極

1 7 キャパシタ誘電体膜

18 プレート電極

SUB 基板

UL 下地層

20 PR ホトレジスト

> ΑR 活性領域


BLビット線


WL ワード線


(A)

【図1】

【図11】







(A) BLG BLC PR2

(B) BLC PR2

(B) BLG PR2

(B) BLG PR2


(B) BLG PR2


(B) BLG PR2

(B) PR2


【図17】

(A) 81 81 C 10 12 10 (B) 12 10 (C) 12 9 11 1 10 (C) 12 9 11 1 10 (D) 12 11 11 10 (D) 1







【図21】



【図13】




[図14]




[図22]

(図15)



[図23]



【図24】

従来技術

